Система плавного старта для DC/DC-конвертеров

Введение

Наблюдаемое в последнее время интенсивное развитие распределенных систем электропитания стало возможным благодаря разработке мощных ИМС DC/DC-конвертеров (преобразователей), обладающих высокой эффективностью и, соответственно, малой собственной потребляемой мощностью [1, 2]. Такие ИМС выполняются в малогабаритных корпусах типа SOP, ESOP, SOIC, DFN, QFN, что позволяет их устанавливать на печатных платах точно так же, как и другие электронные компоненты.

Практически во всех современных DC/DC-преобразователях присутствует функция плавного старта (Soft Start), использующая внешний или встроенный в ИМС конденсатор с целью исключить всплески выходного напряжения при запуске ИМС [1]. Также существуют системы программирования плавного старта, в которых первичный AC/DC-источник подает на DC/DC-преобразователи управляемое питающее напряжение [3]. Наличие в современных DC/DC-конвертерах таких функций, как защита от превышения выходного напряжения (OVP), термозащита (OTP), включение/выключение ИМС посредством управляющего входа с определенной частотой, предъявляет к системе плавного старта дополнительное требование: работа системы не должна приводить к появлению всплесков выходного напряжения при автоматическом рестарте ИМС после срабатывания вышеназванных защит, кратковременного сбоя питания и в случае быстрого принудительного выключения/включения ИМС.

Целью работы, результаты которой изложены в статье, являлось проектирование системы плавного старта для DC/DC-конвертеров, корректно работающей в вышеперечисленных режимах.

Блок-схема плавного старта

На рис. 1 представлена блок-схема плавного старта в DC/DC-преобразователе, включающая следующие составные части:

• Усилитель ошибки U1 с дополнительным неинвертирующим входом, к которому подключена схема плавного старта и GND через транзистор MN1. Усилитель ошибки U1 подключен к цепи обратной связи своим инвертирующим входом, а один из его неинвертирующих входов подключен к опорному напряжению V_ref1. Выход усилителя ошибки U1 соединен с входом компаратором ШИМ (не показан на рис. 1), а также с внешним выводом COMP для подключения цепи компенсации. Выход усилителя ошибки U1 также соединен с GND через транзистор MN2.
• Блок плавного старта, включающий источник постоянного тока I_ss, соединенный с внешним конденсатором Css, которые подключены своей общей точкой к дополнительному входу усилителя ошибки. Блок плавного старта предназначен для генерирования постепенно повышающегося напряжения. Значение тока I_ss и емкость конденсатора Css определяют время плавного запуска.
• Цепь разряда конденсатора Css в виде транзистора MN1, которая через схему инвертора U1 включается входной схемой управления U2 и формирует ток разряда конденсатора плавного старта. Транзистор MN2, соединенный своим затвором с затвором транзистора MN1, используется для отключения выхода усилителя ошибки U1.
• Блокирующий компаратор U4, сравнивающий заданное опорное напряжение V_ref2 (V_ref2 = V_b/2), с внешним управляющим сигналом EN. Если напряжение на входе EN снижается до уровня ниже значения V_b/2, то на выходе компаратора U4 устанавливается высокий уровень сигнала.
• Логический элемент U5 и модифицированный инвертор U6. Затворы транзисторов MN1 и MN2 соединены с выходом инвертора U6. Вход инвертора U6 подключен к выходу логического NOR2 элемента U5. Один вход элемента U5 подключен к инвертирующему выходу Q̅ входной схемы управления U2, а второй вход элемента U5 подключен к выходу блокирующего компаратора U4.
• Входной блок управления U2, состоящий из внутреннего источника питания Us, RS-триггера, инвертора INV, источника постоянного тока I1 и ключа SW1. Входной блок управления служит для получения внешнего управляющего сигнала и управления блоком плавного старта, цепью разряда и внутренним источником смещения U3. Токовый выход Io подключен к затворам транзисторов MN1 и MN2, что обеспечивает дополнительное управление этими транзисторами. На вход S RS-триггера приходит управляющий сигнал EN и, в то же время, на R-вход триггера приходит инверсное значение сигнала EN через инвертор INV. Выход Q RS-триггера подключен ко входу управления источника напряжения смещения U3 DC/DC-конвертера. Инверсный выход Q̅ RS-триггера подключен к входу логического элемента U5.
• Источник внутреннего напряжения смещения U3, который преобразует входное напряжение V_IN в напряжение питания для внутренних блоков DC/DC-преобразователя и который включается сигналом от входной схемы управления U2, когда уровень внешнего сигнала управления выше порогового напряжения RS-триггера.

Рис. 1. Блок-схема системы плавного старта DC/DC-преобразователя

Рассмотрим более подробно работу системы плавного старта.

При включении ИМС, когда напряжение на управляющем выводе EN увеличивается и становится выше порогового напряжения RS-триггера, высокий уровень сигнала на выходе Q RS-триггера включает источник напряжения смещения U3. Низкий уровень на инверсном выходе Q̅ RS-триггера размыкает выключатель SW1 и отключает источник постоянного тока I1. Когда напряжение на управляющем выводе EN возрастает выше уровня V_b/2, на выходе блокирующего компаратора U4 устанавливается низкий уровень сигнала. Следует отметить, что в момент, когда напряжение на входе EN достигает значения V_b/2, источник напряжения смещения U3 уже функционирует в нормальном режиме, поскольку он был включен при более низком значении EN. Низкий уровень на выходе компаратора U4 устанавливает на выходе элемента «Или–Не» логическую «1», и транзисторы MN1, MN2 закрываются. Ток I_ss заряжает внешний конденсатор Css. Напряжение на выходе усилителя ошибки U1 постепенно возрастает. В итоге напряжение на выходе DC/DC-конвертера увеличивается также постепенно.

При выключении ИМС, когда напряжение на управляющем входе EN уменьшается до значения ниже V_b/2, на выходе блокирующего компаратора U4 устанавливается сигнал высокого уровня. В результате этот сигнал открывает транзисторы MN1 и MN2. Начинается разряд внешнего конденсатора Css через транзистор MN1. Транзистор MN2 замыкает на землю выход усилителя ошибки U1, следовательно, низкий уровень напряжения будет и на выходе DC/DC- преобразователя. Когда напряжение на управляющем выводе EN далее снижается и становится ниже порогового напряжения RS-триггера, низкий уровень сигнала на выходе Q RS-триггера отключает источник напряжения смещения U3.

Очевидно, что функционирование описанной структуры зависит от скорости нарастания/спада и частоты внешнего управляющего сигнала EN. При чрезмерно высокой скорости спада управляющего сигнала EN RS-триггер может отключить источник напряжения смещения U3 до того, как транзистор MN1 полностью разрядит конденсатор Css. На конденсаторе Css сохранится уровень напряжения, который может оказаться выше опорного напряжения V_ref1. В момент, когда на входе EN вновь появится высокий уровень сигнала, в схеме может появиться всплеск, который перегрузит вход питания или будет причиной появления всплеска выходного напряжения. Другими словами, схема плавного пуска не будет корректно выполнять свою функцию. Для устранения указанного недостатка в схему добавлен источник постоянного тока I1. В момент, когда источник напряжения смещения U3 выключен, высокий уровень сигнала на инверсном выходе RS-триггера замкнет ключ SW1 и подключит источник постоянного тока I1 к внутреннему источнику питания Us. Ток I1 будет удерживать транзистор MN1 в открытом состоянии до полной разрядки конденсатора Css. Для устранения нежелательных путей протекания тока I1 схема инвертора U6 дополнена диодом D1, подключенным анодом к стоку PMOS транзистора, а катодом — к выходу инвертора.

Следует отметить, что скорость разряда емкости Css также зависит от ширины транзистора MN1. Такой способ регулировки применяется при необходимости увеличения частоты управляющего сигнала по входу EN.

Полученный результат

Разработанная система плавного старта была реализована в серии микросхем однокристальных синхронных понижающих DC/DC-преобразователей компании «Микроника» [4]. Электрические параметры микросхем (таблица) позволяют реализовать на их основе недорогие источники питания для наиболее востребованных уровней рабочих токов и напряжений в распределенных системах электропитания.

Полученный результат иллюстрирует рис. 3, где показано отсутствие всплеска выходного напряжения в момент старта ИМС при управлении по входу EN с частотой 10 Гц, тогда как для неоптимальной системы плавного старта всплеск V_out составляет ~2 В при номинальном напряжении 1,2 В (рис. 2). Анализ выходного напряжения при рестарте ИМС после срабатывания OVP, OTP также показал отсутствие всплесков.

Рис. 2. Вид выходного напряжения при управлении ИМС по входу EN с частотой 10 Гц при неоптимальной системе плавного старта (канал 2 — выходное напряжение Vout; канал 3 — сигнал EN; всплеск Vout ~ 2 В при номинальном напряжении 1,2 В)

Рис. 3. Вид выходного напряжения при управлении ИМС по входу EN с частотой 10 Гц при использовании разработанной системы плавного старта (канал 3 — выходное напряжение Vout; канал 1 — сигнал EN; всплеск по Vout отсутствует)

Заключение

Разработанная система плавного старта позволяет исключить перегрузку входного источника питания и устранить всплеск напряжения на выходе DC/DC-преобразователя при автоматическом рестарте ИМС после срабатывания защит OVP, OTP, кратковременного сбоя питания и в случае быстрого принудительного выключения/включения ИМС (управления по входу EN).

Кроме того, при необходимости можно существенно увеличить частоту управляющего сигнала на входе EN. Это улучшает функциональные возможности DC/DC-преобразователя и значительно расширяет область его применения.

Предложенная схема позволяет увеличить надежность DC/DC-преобразователя и, соответственно, изделия в целом.