08.05.2014

В Stratix 10 достигнуто двукратное увеличение производительности

Компания Altera объявила, что заявленное ранее двукратное увеличение производительности в Startix 10 FPGA и SoC, по сравнению с предыдущим поколением высокоэффективных СБИС ПЛ (Stratix V), успешно реализовано. В соответствии с программой раннего доступа к новым разработкам Altera осуществляет сотрудничество с несколькими клиентами, представляющими различные сферы электронной промышленности, выполняя тестирование производительности их проектов в СБИС ПЛ Stratix 10. Результаты тестов были оценены клиентами по достоинству. Огромный скачок в производительности Stratix 10 по сравнению с предыдущим поколением обусловлен применением технологического процесса Intel 14-нм Tri-Gate и инновационной архитектуры Stratix 10 HyperFlex. Эта архитектура коммуникационной фабрики ядра нового поколения является самым крупным достижением в области разработки СБИС ПЛ за последние десять лет.

В дополнение к тестам производительности клиентских проектов компания Altera оптимизировала некоторые свои синтезируемые IP-ядра под архитектуру Startix 10 HyperFlex, что вдвое увеличило их эффективность. Так, набор IP-ядер для оптических транспортных сетей (OTN), работавший на частоте 350 МГц в высокопроизводительных СБИС ПЛ предыдущего поколения, в Stratix 10 сможет действовать на частоте свыше 700 МГц. Перевод IP-ядра Altera 400 GbE со Stratix V на Stratix 10 позволит сократить ширину информационного канала с 1024 разрядов до 512.

Благодаря технологии Intel 14-нм Tri-Gate и архитектуре HyperFlex, СБИС ПЛ нового поколения Stratix 10 FPGA и SoC способны функционировать на частоте до 1 ГГц. По сравнению с предыдущим поколением энергопотребление значительно снижено — до 70%. Stratix 10 FPGA и SoC будут иметь самую высокую интеграцию.

ЭФО



 
ПОДПИСКА НА НОВОСТИ

Оцените, пожалуйста, удобство и практичность (usability) сайта:
Хорошо
Нормально
Плохо