а

Силовая электроника №2'2005

Lattice isp-PAC POWR – однокристальная микросхема управления многовыходными источниками питания

Михаил Петров
Сергей Заболотский


Необходимость правильного управления процессами включения и выключения многовыходных источников питания была известна еще на заре развития радиотехники. Еще во времена ламповых систем для продления срока службы ламп рекомендовалось подавать анодное напряжение только после полного прогрева катода. В большинстве случаев невыполнение этого правила не могло привести к катастрофическим последствиям, и разработчики просто его игнорировали. В крайнем случае для выпрямления анодного напряжения использовался ламповый выпрямитель, который сам начинал функционировать только после прогрева катодов входящих в него ламп, чем и обеспечивал необходимую задержку подачи анодного напряжения.


Пришедшие на схему лампам полупроводниковые приборы, казалось, решили проблемы управления источниками питания и сильно облегчили жизнь разработчикам. В эпоху цифровых схем на основе ТТЛ-логики один источник питания +5 В с выходным током несколько ампер полностью соответствовал всем требованиям к питанию схемы.

Неприятный сюрприз сопутствовал появлению на рынке МОП микросхем. Вспомним хотя бы прародителя современных персональных компьютеров — процессор Intel 8080 (в отечественном варианте 580ИК80 или 580ВМ80). Для работы процессора требовалось три источника питания +5 В, +12 Ви-5В. При этом процессор требовал подачи напряжений питания в строго определенном порядке. Подключение положительных напряжений без подачи смещения -5 В на подложку микросхемы приводило к появлению в кристалле неконтролируемых токов, что могло полностью вывести микросхему из строя.

Наверное, именно в это время перед разработчиками предельно остро встала проблема микросхем управления многоканальными источниками питания. Необходимо было не только обеспечить необходимую последовательность подачи и снятия отдельных напряжений питания, но и вести непрерывный контроль работоспособности всех источников. В случае аварийного выключения или выхода из строя одного из источников надо было мгновенно принять решение и выдать команду на аварийное отключение остальных напряжений питания. Причем в этой ситуации последовательность отключения источников могла отличаться от случая нормального выключения. В результате для обеспечения корректной работы источников питания потребовалось оснащать их специализированными цепями контроля и логического управления.

Казалось, что ситуация кардинально изменилась с выходом в свет микросхем управления, изготовленных по КМОП-технологии. Один источник питания с широким диапазоном допустимых напряжений и малый потребляемый ток значительно снизили требования к цепям питания микросхемы управления. Но жизнь развивается по спирали, и на очередном ее витке пришлось снова вспомнить об управляемых многовыходных источниках питания.

Погоня за постоянным снижением энергопотребления потребовала снижения напряжения питания электронных схем. Сначала до 3,3 В, затем до 2,5, 1,8, 1,5 В и даже до 1,2 В. Снижение напряжения питания, с одной стороны, положительно сказалось на снижении энергопотребления, например, в ядрах микропроцессоров. С другой стороны, оно приводило к соответствующему снижению помехозащищенности в соединительных линиях. Поэтому, начиная с некоторого момента, оказалось целесообразным разделить цепи питания ядер микросхем и их периферийных блоков и использовать для питания различных цепей источники с различным напряжением. При этом во многих случаях источники питания должны были включаться и выключаться в строго определенной последовательности.

Схемы управления источниками питания

Рассмотрим для примера современную цифровую схему, состоящую из высокопроизводительного микропроцессора с напряжениями питания ядра 1,5 В, цепей ввода-вывода 3,3 и 2,5 В, микросхемы FPGA, использующей в зависимости от конфигурации от одного до 4 источников питания с напряжениями от 1,2 до 3,3 В. Причем многие производители микропроцессоров и FPGA оговаривают необходимую последовательность и временные задержки между включениями отдельных источников питания, а в ряде случаев и допустимую скорость нарастания питающих напряжений. Последнее особенно характерно для микросхем FPGA, внутренняя логическая схема которых не определена до окончания загрузки конфигурации из внешнего ПЗУ. При быстрой подаче питания на такие схемы возможно возникновение неуправляемых импульсных токов, достигающих значений в единицы ампер и способных привести к выходу из строя самой микросхемы FPGA. Один из способов борьбы с этим явлением заключается в ограничении выходного тока источника питания или скорости нарастания напряжения на его выходе.

Последовательность работы источника питания для такой схемы можно условно разбить на пять отдельных стадий:

  1. стадия — подача входного напряжения на плату. На этой стадии схема управления должна контролировать входное напряжение и дожидаться его полного установления.
  2. стадия — подача напряжения питания на отдельные блоки схемы. На этом этапе схема управления обеспечивает необходимую последовательность включения вторичных источников (линейных или импульсных стабилизаторов, модульных преобразователей напряжения или силовых ключей). В ряде случаев требуется поддержание определенной скорости нарастания напряжения на выходах источников.
  3. стадия — генерация необходимых для работы прибора логических сигналов. Здесь имеются в виду комманда загрузки FPGA, сигналы сброса микропроцессора и, возможно, других схем, генерация сигнала «питание в норме».
  4. стадия — нормальная работа устройства. На этом этапе осуществляется контроль работоспособности вторичных источников питания, обнаружение пониженного или повышенного напряжения на выходе источников и генерация соответствующих прерываний или других управляющих сигналов.
  5. стадия — отключение источников питания. Это может быть как нормальное, так и аварийное завершение работы источника. На этом этапе происходит одновременное или последовательное отключение отдельных источников в определенном порядке и с определенными скоростями снижения напряжения на выходах. При этом последовательность отключения источников может быть различной при нормальном или аварийном отключении. На этом же этапе может быть необходима генерация отдельных логических сигналов или прерываний микропроцессора.

Для выполнения всех этих функций схема управления источником питания должна содержать определенный набор аналоговых и цифровых блоков:

  • операционные усилители или компараторы, осуществляющие контроль напряжений на входах и выходах источников;
  • наборы RC-цепей или таймеров для выработки необходимых временных интервалов;
  • набор цифровых цепей, осуществляющих генерацию различных управляющих сигналов и прерываний микропроцессора;
  • схемы управления внешними преобразователями напряжения и силовыми ключами, осуществляющими коммутацию отдельных источников.

До недавнего времени разработчикам источников питания приходилось собирать все эти блоки управления на дискретных элементах и отдельных аналоговых и цифровых микросхемах управления. Форма Lattice Semiconductor предложила кардинально иной подход к построению схем управления источниками питания. Разработанные на этой фирме уникальные аналого-цифровые программируемые схемы серии isp-PAC POWR позволили осуществить все необходимые функции внутри всего одной микросхемы управления.

Микросхемы управления isp-PAC POWR1208

Работу микросхем управления семейства isp-PAC POWR рассмотрим на примере микросхемы POWR1208 (рис. 1). Микросхема предназначена для построения программируемых схем управления и контроля работоспособности источников питания. 8 программируемых цифровых выходов позволяют управлять внешними силовыми ключами или преобразователями напряжения, обеспечивая включение и выключение отдельных источников. Порядок управления источниками задается при помощи программируемой логической схемы и 4 встроенных таймеров, обеспечивающих необходимые временные задержки. Контроль напряжений отдельных источников осуществляется при помощи 12 программируемых аналоговых компараторов напряжения. Тактирование логических цепей микросхемы управления осуществляется от встроенного тактового генератора частотой 250 кГц. Программирование микросхемы управления осуществляется через JTAG-порт. В дальнейшем рабочая конфигурация сохраняется во внутреннем энергонезависимом программируемом ПЗУ.

Рассмотрим немного подробнее отдельные функциональные модули микросхемы управления isp-PAC POWR1208.

Программируемые аналоговые компараторы

Для контроля напряжений на входах и выходах отдельных источников может использоваться до 12 внутренних программируемых аналоговых компараторов. Каждый компаратор может быть запрограммирован на один из 192 порогов срабатывания, сгруппированных вблизи типовых напряжений питания 1,2, 1,5, 1,8, 2,5, 3,3 или 5,0 В. Точность установки необходимого порога срабатывания составляет ±0,9%. При помощи внешних навесных элементов могут быть установлены и другие нестандартные пороги срабатывания.

Каждый из компараторов обладает определенным внутренним гистерезисом, абсолютное значение которого масштабируется вместе с порогом срабатывания компаратора и изменяется от ±16 мВ при напряжении 5 В до ±3 мВ при напряжении 1,2 В. Это обеспечивает постоянную и не зависящую от напряжения срабатывания относительную величину гистерезиса, составляющую около ±0,3%. Выходы восьми из 12 компараторов могут быть выведены на внешние выводы микросхемы. В случае необходимости это позволяет при помощи внешних навесных элементов дополнительно увеличить гистерезис или использовать выходы компараторов непосредственно для управления внешними цепями.

Программируемая логическая схема

Сигналы со всех 12 выходов компараторов напряжения поступают на вход программируемой логической схемы. Сюда же поступают сигналы от четырех дополнительных цифровых входов микросхемы. Программируемая логическая схема состоит из входной логической матрицы «И» (36 входов, 81 конъюнктивный член и 16 выходов), 16 макроэлементов и необходимых коммутационных матриц (рис. 2).

Тактирование работы программируемой логической схемы осуществляется от внутреннего тактового генератора частотой 250 кГц и предварительного делителя частоты с программируемым коэффициентом деления от 1 до 128. Этот же тактовый генератор совместно с отдельным предварительным делителем используется и для тактирования 4 программируемых таймеров. Таймеры обеспечивают временные задержки, необходимые для последовательного включения и выключения отдельных источников питания. Полный диапазон задержек, перекрываемый таймерами при тактировании их от внутреннего генератора, составляет от 0,032 до 524,288 мс. В случае необходимости большие временные задержки могут быть получены при тактировании таймеров от внешнего генератора.

Гибкая внутренняя структура программируемой логической схемы позволяет реализовать на ней все логические функции, необходимые для поддержания правильной последовательности включения и выключения отдельных источников питания и необходимые для этого задержки. При этом возможна организация отдельных алгоритмов управления при возникновении различных нештатных ситуаций в цепях питания.

Выходные цепи

Выходные цепи микросхемы isp-PAC POWR1208 можно условно разделить на три отдельные группы. В первую группу входят 8 выходов компараторов, которые минуют логическую схему и напрямую подключены к внешним выводам. Если необходимо достичь только последовательного подключения источников питания и не требуется каких-либо дополнительных алгоритмов управления, то выходы компараторов с открытым стоком могут непосредственно использоваться для управления внешними преобразователями напряжения или силовыми ключами. В остальных случаях эти выходы могут использоваться для организации положительной обратной связи с целью увеличения гистерезиса срабатывания компараторов.

Следующая группа, состоящая из четырех выходов с открытым стоком (OUT5-OUT8), подключена к выходу программируемой логической схемы и может использоваться для генерации различных логических сигналов (сброса микропроцессора, команды загрузки FPGA, сигнала «питание в норме»). В случае необходимости эти выводы могут использоваться и для управления внешними силовыми ключами.

Наибольший интерес представляет последняя группа (HVOUT1-HVOUT4), состоящая также из четырех выходов. Она предназначена в первую очередь для управления внешними силовыми транзисторами. В зависимости от требований разработчика выходные каскады этой группы могут быть запрограммированы для работы в одном из двух режимов: в качестве каскада с открытым стоком или в качестве драйвера внешнего силового транзистора. При работе в режиме с открытым стоком эти выходы аналогичны выходам предыдущей группы и могут использоваться для генерации логических сигналов управления внешними преобразователями напряжения.

На рис. 3 показана эквивалентная схема выходного каскада при его работе в режиме драйвера внешнего силового транзистора. В этом режиме выходной каскад работает в качестве программируемого источника тока с диапазоном регулировки от 0,5 до 50 мкА. Кроме этого, программируется и максимальное выходное напряжение на выходе драйвера, причем максимальное значение выходного напряжения может превышать напряжение питания самой микросхемы управления. Для этого используются 4 внутренних схемы вольтодобавки с выходным напряжением, программируемым в диапазоне от 8 до 12 В с шагом в 0,5 В. Значение выходного напряжения схемы вольтодобавки стабилизировано и не зависит от напряжения питания самой микросхемы управления.

Рис. 3. Эквивалентная схема драйвера силового транзистора
Рис. 3. Эквивалентная схема драйвера силового транзистора

При известной емкости затвора силового транзистора программирование выходного тока позволяет управлять скоростью нарастания напряжения на затворе и, соответственно, скоростью нарастания напряжения на выходе силового ключа. На рис. 4 приведены осциллограммы напряжения на затворе и на выходе силового транзистора при различных выходных токах драйвера. Для уменьшения скорости нарастания выходного напряжения между затвором полевого транзистора и общим проводом может быть подключен дополнительный конденсатор с малым током утечки, например поликарбонатный или другой пленочный.

Программирование микросхемы управления isp-PAC POWR1208

Рабочая конфигурация микросхемы управления isp-PAC POWR1208 сохраняется во встроенном электрически программируемом ПЗУ. Запись ЭППЗУ осуществляется через JTAG-порт микросхемы при помощи стандартного загрузочного кабеля фирмы Lattice Semiconductor, подключенного к параллельному или USB-порту персонального компьютера.

Подготовка конфигурации isp-PAC POWR1208 осуществляется специальным программным пакетом Lattice Semiconductor, получившим название PAC-Designer.

Программа предназначена для установки на персональные компьютеры, работающие под управлением операционной системы Windows, и оснащена удобным графическим интерфейсом. Программирование функций микросхемы управления осуществляется в интерактивном режиме и может быть выполнено даже неподготовленным пользователем. На следующих рисунках показаны основные фазы программирования логических функций микросхемы управления.

На рис. 5 показан пример программирования входных компараторов напряжения. На этом этапе пользователь может определить имена входных сигналов, установить для каждого компаратора необходимый порог срабатывания и выбрать один из двух параметров работы помехоподавляющего фильтра. Для удобства пользователя в дополнительном информационном поле для каждого компаратора отображается текущее значение гистерезиса.

На рис. 6 приведен пример формирования логики работы источника питания. Определенные на предыдущем этапе имена входных сигналов используются в качестве операндов при построении управляющих функций. Сам набор функций с интуитивно понятными именами позволяет охватить практически все возможные варианты поведения источников питания.

На рис. 7 показан пример программирования универсальных выходных каскадов микросхемы управления. Кроме выбора одного из двух возможных режимов работы в этом меню программы можно установить необходимый выходной ток драйвера и задать предельное значение выходного напряжения.

Рис. 7. Программирование универсальны); выходных каскадов isp-PAC POWR1208
Рис. 7. Программирование универсальны); выходных каскадов isp-PAC POWR1208

Ассортимент микросхем управления семейства isp-PAC POWR

В настоящий момент семейство микросхем управления многовыходными источниками питания isp-PAC POWR представлено тремя различными изделиями, технические параметры которых представлены в таблице 1.

Таблица 1. Ассортимент микросхем семейства isp-PAC POWR
Таблица 1. Ассортимент микросхем управления семейства isp-PAC POWR

Заключение

В заключение обзора хотелось бы сравнить основные возможности микросхем управления семейства isp-PAC POWR с подобными изделиями других производителей. В таблице 2 приведены возможности отдельных микросхем на всех пяти стадиях управления источником питания. Из приведенной таблицы видно, что только микросхемы управления Lattice isp-PAC Power1208 и isp-PAC Power1208P1 позволяют построить полноценную схему управления многовыходным источником питания, обеспечивающую контроль параметров и управление источником во всех режимах его работы. В ряде простых источников при незначительном снижении функциональных возможностей можно использовать упрощенный вариант схемы управления, построенный на микросхеме isp-PAC Power604.

*  *  *

Другие статьи по этой теме


Скачать статью в формате PDF

Скачать статью в формате PDF 2005_02_58.pdf  

 
ПОДПИСКА НА НОВОСТИ

Оцените, пожалуйста, удобство и практичность (usability) сайта:
Хорошо
Нормально
Плохо